
C++, C, Perl, VHDL
Spoken Languages:
English, Japanese
Professional Interests:
Targeting FPGA & SoC Hardware, FPGA Debug, Image Processing Toolbox, FPGA, ASIC, and SoC Development, Prototype Deep Learning Networks on FPGA
Statistics
0 Questions
2 Answers
RANK
6,034
of 298,528
REPUTATION
8
CONTRIBUTIONS
0 Questions
2 Answers
ANSWER ACCEPTANCE
0.00%
VOTES RECEIVED
0
RANK
of 20,607
REPUTATION
N/A
AVERAGE RATING
0.00
CONTRIBUTIONS
0 Files
DOWNLOADS
0
ALL TIME DOWNLOADS
0
RANK
of 161,568
CONTRIBUTIONS
0 Problems
0 Solutions
SCORE
0
NUMBER OF BADGES
0
CONTRIBUTIONS
0 Posts
CONTRIBUTIONS
0 Public Channels
AVERAGE RATING
CONTRIBUTIONS
0 Highlights
AVERAGE NO. OF LIKES
Feeds
SimulinkでHDLコード生成に対応したスタック構造について
Simulink (HDL Coder) はHDLコード生成に対応した様々な粒度のブロックが用意されており、これらを組み合わせることで任意の回路を設計することが出来ます。まずはそのイメージを掴んで頂ければと思います。 スタック (LIFO) ブロック...
1 month ago | 0
| accepted
Serializer 1Dブロックのvalidinの使い方
https://jp.mathworks.com/help/hdlcoder/ref/serializer1d.html こちらのドキュメントをご参照下さい。 Serializer 1DブロックのvalidInポートには信号の取り込み / 取り込まない...
1 month ago | 0
| accepted